

DOCUMENTO DE CONTEXTO TÉCNICO E ARQUITETURA DO PROJETO

1. INFORMAÇÕES GERAIS E METADADOS

- **Título do Projeto:** Sistema de Identificação da Presença de Supraharmônicos em Redes e Cargas Elétricas
- **Natureza do Projeto:** Iniciação Científica (IC)
- **Órgão Fomentador:** FAPESP (Fundação de Amparo à Pesquisa do Estado de São Paulo)
- **Instituição de Execução:** Faculdade de Engenharia Elétrica e de Computação (FEEC)
- **Status do Desenvolvimento:** Relatório Parcial (referente aos primeiros 6 a 12 meses de pesquisa)
- **Foco Atual do Projeto:** Máxima qualidade de aquisição de sinal, integridade de dados e otimização de firmware para máxima taxa de amostragem.

2. INTRODUÇÃO E DEFINIÇÃO DO PROBLEMA

O objetivo principal deste projeto é o desenvolvimento de um instrumento de medição de alta performance capaz de detectar e analisar **supraharmônicos** em redes e cargas elétricas.

- **Definição de Supraharmônicos:** Componentes espectrais de distorção harmônica situados na faixa de frequência acima das normas convencionais (tipicamente acima de 2,5 kHz, estendendo-se até 150 kHz ou mais).
- **Desafio de Engenharia:** Para capturar anomalias em frequências tão elevadas sem sofrer com o fenômeno de *aliasing* e garantir a integridade da análise espectral, é mandatório que o sistema possua uma taxa de amostragem extremamente alta e determinística.
- **Metas de Desempenho:**
 - *Meta Inicial:* Atingir uma taxa de amostragem mínima estável de **102.4 kSPS** (kilo-samples per second).
 - *Meta Avançada:* Escalar a taxa para **409.6 kSPS**, priorizando a máxima fidelidade dos dados brutos e rejeição de ruído, mesmo que isso implique em maior consumo de armazenamento interno.

3. ARQUITETURA DE HARDWARE E ESPECIFICAÇÕES TÉCNICAS

O sistema é baseado em uma topologia híbrida de processamento e aquisição de dados, composta por uma plataforma de computação embarcada e uma placa de circuito impresso (PCB) customizada para condicionamento de sinal.

3.1. Unidade de Processamento Central e Periférica

- **Plataforma:** BeagleBone Black (BBB).

- **Processador Principal:** ARM Cortex-A8 (operando o sistema operacional).
- **Coprodutores de Tempo Real:** Unidade de Subsistema de Controlador Prontamente Programável (PRU-ICSS). O firmware de aquisição crítica é executado nativamente na **PRU 0** para garantir determinismo temporal estrito e jitter próximo de zero no barramento de comunicação.

3.2. Placa de Aquisição de Sinais (PCB Customizada)

A placa utilizada é um hardware legado desenvolvido em pesquisas anteriores do laboratório que passou por um processo completo de engenharia reversa.

- **Conversor Analógico-Digital (ADC):** Texas Instruments **ADS8688**.
 - *Resolução:* 16 bits.
 - *Configuração de Entrada:* Ajustado para medir tensões na faixa de +- 10,24 V.
 - *Interface de Comunicação:* Serial Peripheral Interface (SPI).
- **Isolamento Galvânico e Condicionamento de Sinais:**
 - A PCB possui uma topologia de isolamento completo para proteção da integridade dos sinais e do microcomputador.
 - *Isolamento de Potência:* Um conversor DC-DC isolado gera uma malha independente de 5V na PCB para alimentar o estágio analógico do ADC.
 - *Isolamento de Dados:* Um isolador digital dedicado protege as linhas de comunicação SPI entre a BeagleBone Black e o ADC. Este componente também atua como *Level Shifter* bidirecional, convertendo os níveis lógicos de 3,3V (lado da BBB) para 5V (lado do ADC).

3.3. Transdutores e Sondas de Entrada

- **Canal de Corrente (Configuração Atual):** Utiliza o sensor de corrente de núcleo partido **SCT-013**. Embora funcional para os testes de validação inicial, apresenta limitações de largura de banda para altas frequências.
 - *Substituições Futuras Planejadas:* Sensores de efeito Hall de malha fechada (ex: LEM LA 55-P) ou Bobinas de Rogowski, visando uma resposta em frequência linear na faixa de supraharmônicos.
- **Canal de Tensão (Configuração Atual):** Conexão direta por condutor a um circuito atenuador na PCB composto por um divisor resistivo acoplado a um filtro passivo RC de primeira ordem.
 - *Frequência de Corte (f_c) Atual:* 3,5 kHz (causa atenuação severa na faixa de supraharmônicos).
 - *Modificação Programada:* Remoção completa do filtro RC passivo atual para liberar a largura de banda analógica e posterior integração de sondas de tensão especializadas com condicionamento ativo.

4. ARQUITETURA DE SOFTWARE E FIRMWARE

O ecossistema de software foi totalmente reconstruído para se adequar aos padrões modernos de desenvolvimento embarcado Linux.

4.1. Sistema Operacional e Kernel

- **Ambiente Antigo (Legado):** Distribuição Debian Jessie (Kernel 3.8.13-bone70), que operava com drivers e estruturas de Device Tree defasadas.
- **Ambiente Atual:** Sistema atualizado para o **Kernel Linux 4.19.94-ti-r42**. Esta versão oferece suporte aprimorado ao agendamento de tarefas e ao gerenciamento dos subsistemas de tempo real da PRU.

4.2. Fluxo de Dados e Divisão de Tarefas (Firmware)

O software foi segmentado em duas camadas críticas para otimizar o paralelismo:

1. **Camada de Tempo Real Estrito (PRU 0):**
 - Desenvolvida atualmente em **Linguagem C** (visando agilidade na prototipagem e validação das rotinas de comunicação).
 - *Função:* Controlar o barramento SPI nativo, realizar a varredura e leitura dos registradores de dados do ADC ADS8688 de forma cíclica e determinística.
 - *Armazenamento Temporário:* Os buffers de dados lidos são imediatamente alocados na **Memória Compartilhada (Shared Memory)** interna do subsistema PRU-ICSS.
2. **Camada de Persistência e Interface (Processador Principal ARM):**
 - Executa um software em espaço de usuário (User Space) que monitora e lê continuamente a Memória Compartilhada preenchida pela PRU 0.
 - *Função:* Extrair os blocos de dados da memória volátil e realizar a persistência em formato bruto (raw data) diretamente na memória permanente interna (eMMC/MicroSD) da BeagleBone Black.
 - *Extração externa:* O acesso e download dos arquivos de dados salvos para análise externa são realizados de forma segura via protocolo **SSH/SFTP**.

5. DIAGNÓSTICO DE DESAFIOS TÉCNICOS E SOLUÇÕES IMPLEMENTADAS

Durante a execução da pesquisa, barreiras críticas de integração de hardware e software foram identificadas e solucionadas através de engenharia reversa e depuração física:

- **Divergência de Projeto (Esquemático vs. Placa Física):** O esquemático teórico da PCB herdada não correspondia ao circuito real soldado. Testes sistemáticos com multímetro e osciloscópio revelaram componentes com valores alterados e a presença de conexões físicas (jumpers) ocultas. A substituição de jumpers oxidados ou mal fixados eliminou intermitências severas na transmissão de dados.
- **Restrição Crítica de Alimentação:** Identificou-se que a malha de 5V isolada da PCB de aquisição não recebe energia suficiente quando a BeagleBone Black é alimentada apenas pelo barramento USB do computador. O circuito exige obrigatoriamente que a BBB receba alimentação dedicada externa através do conector físico **Barrel Jack de 5V**.
- **Mapeamento de Pinos e Conflito de Periféricos (Pinmux):** O barramento SPI apresentou travamentos lógicos constantes de sinal (linhas presas em nível lógico alto ou baixo). O diagnóstico comprovou que os pinos de multiplexação (Pinmux) designados para a comunicação SPI estavam compartilhados por padrão com o driver do transmissor HDMI (*HDMI Framer*) do sistema operacional. O problema foi

definitivamente mitigado através da reconfiguração exclusiva da árvore de dispositivos (**Device Tree Overlay**), desabilitando o HDMI e dedicando os terminais físicos inteiramente ao barramento de aquisição.

6. RESULTADOS EXPERIMENTAIS E VALIDAÇÃO PARCIAL

Para validar o desempenho do sistema, medições de tensão elétrica foram conduzidas tanto em ambientes de rede simulada controlada quanto em tomadas da rede elétrica real. A integridade dos dados foi avaliada convertendo os sinais temporais capturados para o domínio da frequência através do algoritmo da **Transformada Rápida de Fourier (FFT)**.

6.1. Ensaios de Frequência de Amostragem

Foram executados testes de estresse estendendo o clock de amostragem nos seguintes patamares: **10 kHz, 50 kHz, 100 kHz, 150 kHz e 200 kHz**.

- **Comportamento até 100 kHz:** O sistema opera com estabilidade absoluta. A análise via FFT exhibe espectros limpos, harmônicos bem definidos e total correspondência com a senóide de entrada.
- **Comportamento a partir de 150 kHz:** Ocorrem falhas severas de amostragem. Há perda crônica de pacotes de dados, corrupção de valores lidos do ADC e distorções artificiais no espectro da FFT.
- **Diagnóstico do Gargalo:** O limite atual de 100 kHz é puramente induzido por **ineficiência de software**. O firmware da PRU 0 escrito em C gera um *overhead* de instruções em nível de máquina (Assembly gerado pelo compilador não otimizado) que impede o ciclo de leitura SPI de acompanhar tempos de conversão menores que os exigidos por taxas acima de 100 kHz.

7. DIRETRIZES E ESCOPO PARA A INTEGRAÇÃO COM A INTELIGÊNCIA ARTIFICIAL (DIRETIVAS DE OTIMIZAÇÃO)

Esta seção define as premissas e restrições que a IA deve adotar para as próximas etapas de engenharia do projeto:

7.1. Alvo do Firmware (PRU 0)

- **Objetivo:** Reescrever as rotinas críticas de comunicação SPI e manipulação de registradores da PRU 0 em **Linguagem Assembly nativa da PRU**.
- **Estratégia de Otimização:** Minimizar os ciclos de clock por instrução (CPI) no laço principal de leitura do ADS8688. O firmware precisa ler o dado de 16 bits do ADC, gerenciar os sinais de controle físico (CS, CLK, MOSI, MISO) e descarregá-lo na memória compartilhada no menor número de instruções possíveis.
- **Meta Temporal:** Romper a barreira atual de 100 kHz e pavimentar o caminho para alcançar taxas determinísticas estáveis entre **1024 kSPS e 2048 kSPS**, garantindo que nenhum dado seja corrompido no processo.

7.2. Filosofia de Desenvolvimento

- **Qualidade Máxima:** O foco absoluto deste projeto é a exatidão, estabilidade temporal e resolução estrita de 16 bits na aquisição dos dados. Estruturas de código complexas e expansão de buffers na memória são aceitáveis, desde que garantam que os dados espectrais brutos não sofram qualquer degradação durante o armazenamento interno.